毒物 - CDPRO2 到步

要擺張報紙一齊影才似我們真係訂左番來

我後日上去捧住影

Promise the price is very reasonable with equip 176.4KHz,24bits upsampling board.

BBLEUNG,

CD-PRO2 or CDM9 ?

bbleung, 9.9N Copper,

2:30pm - 4:30pm, hope we can fix within 2 hour.

If you need up-sampling module for CDPRO2, please let me know and bring CASH.

Please contact William, limited stock support for HK Diyer....

Major for Japan Diyer. That's why I cannot open a course at this moment.

不如開一班比以前砌過CDPRO2 既同學仔

SRC module for CDPRO2.

Include :
SRC module for CDPRO2
1 TCXO for SRC. (24.576MHz for 192KHz or 96KHz, 22.5792MHz for 176.4KHz or 88.2KHz)
2. IIS interconnect cable
3. Output silver wire.
4. Equip with Sanyo OS-Con capacitors.
5. Dale resistor
6. ONSEMI LDO
7. WIMA Capaitor
8. ST-DV709 output transformer (un-balance / balance config)
9. Simple plug and play, 2 hour course.
10. No additional modification on board because all are class 1 components. 無得再摩

請聯絡 admin@hififever.com

早前找到的資料:

時間準確度可以分為兩類：長期準確度和短期準確度。長期準確度是指時鐘頻率偏離絕對值的多少，一般用ppm（百萬分之多少）來表示。石英晶體振盪器可以很容易地達到幾十ppm到1個ppm以下的準確度。長期準確度對聲音不會造成可聞的影響。短期準確度也就是抖動（jitter），它是一種時鐘相位瞬態的變化

Jitter的測量一般使用真實時鐘信號抖動的時間來衡量，一般用到的單位是ps（10的負12次方秒）或ns（10的負9次方秒）。測試的指標還可以詳細分為週期抖動（Period jitter）和絕對抖動（Absolute jitter）。

Jitter的影響

Jitter製造出數位音頻信號的失真。一個簡單的固定頻率正弦波jitter（頻率是Fj）會在一個正弦波音頻信號（頻率是Fa）中加入兩個失真信號，其頻率分別是Fa-Fj和 Fa+Fj。下圖描述了一個10khz的音頻信號在一個1khz jitter的作用下，生成了9khz和11khz的失真（邊帶）信號。

如果這個jitter信號的頻譜從1khz到4khz平均分佈，那麼就會造成一個更寬頻譜的失真信號：

上述的單頻和廣譜jitter是與音樂信號無關的。如果jitter與音樂信號相關，就會製造出很多的高次諧波失真。下圖描述了一個2khz的信號，jitter被信號的MSB調製所帶來的高次諧波失真。

Jitter的頻譜是一個非常複雜的問題。同樣大小的jitter，如果頻譜是不同的，則會對聲音帶來不一樣的影響，但是關於這個話題，能找到的資料不是很多。

Jitter的大小

究竟多少Jitter才是我們能接受的呢？在上述的單頻jitter模型中，jitter造成的失真大小為：

Rj=20log((3.1416*J*Fa)/2)

其中J是jitter的大小，單位是秒，Fa是音頻信號的頻率，計算出的Rj就是失真信號的分貝（db）。可以看出，音頻信號的頻率越高，jitter越大，則失真就越大，這就是jitter總會首先影響高頻音質的原因。
例如一個20khz的音頻信號，在1000ps的單頻jitter作用下，失真的大小為：
Rj=20log((3.1416*J*Fa)/2)= 20log((3.1416*1000*10-12*20000)/2)= -90db.
請注意，這只是一個理想的單頻jitter，如果是廣譜的隨機jitter或者與信號相關的jitter，失真還要更嚴重。
CD使用16bits/44.1k的PCM數位音頻格式，1個LSB的解析度是-96db，如果要求在20khz的時候jitter造成的失真不大於一個LSB，那麼jitter造成的失真不能高於-96db，單頻的jitter不能大於500ps。
如果是一個24bits的PCM數字音頻格式，1個LSB的解析度是-144db，如果要求在20khz的時候jitter造成的失真不大於一個LSB，那麼jitter造成的失真不能高於-144db，單頻的jitter不能大於1ps，如果把要求放寬到21bits的解析度，jitter造成的失真不能高於-126db，要求jitter也不能大於7.9ps。這可以說是一個非常高的要求。
至於人耳能對多少ps的jitter有感知，是一個沒有準確答案的問題。我想這應該與不同的人，不同的音樂內容，以及不同的jitter頻譜都有關係吧。

Jitter的產生

Jitter的產生原因比較多，大概可以分為4類。

第一類，時鐘振盪器本身的有jitter。這是石英晶體振盪器所固有的。在石英晶體振盪器技術領域，一般不使用多少個ps的jitter作為其參數，而是使用相位雜訊（phase noise）曲線作為表示方法。相位雜訊描述了振盪器產生的偏離主振盪頻率的雜散頻率能量。相位雜訊可以與jitter之間有一定的換算關係，基本上可以認為它們兩者是等同的。請注意，很多場合提到“某個晶振是多少ppm的”，這個多少ppm只是表徵晶振的長期穩定性，與jitter或相位雜訊無關。但所幸的是，一般來說長期穩定性好的晶振，短期穩定性也會很好，所以通常情況下，ppm數小的晶振，jitter很可能也會比較小。
不同種類的石英晶體振盪器差別很大，這與振盪器所用的晶體品質，振盪電路等有很大關係。通常的鎖相環PLL電路裏用到的壓控振盪器VCXO,jitter值大約在數十ps，溫度補償晶振TCXO，jitter可以達到幾個ps，恒溫晶振OCXO是最理想的頻率源，其jitter甚至可以達到1ps以下。TCXO和OCXO雖然jitter很小，但是振盪頻率基本不可調整（或者調整範圍極小），不能直接用於PLL電路。OCXO的jitter雖然很小，但是價格非常昂貴，尤其是最好的“SC切”晶體。國際知名的C-MAC,Vextron等品牌高級的OCXO就更是貴到難以接受。據我所知，目前只有專業領域的Antelope OCX 時鐘發生器使用了OCXO。
下圖是一個幾種振盪器的比較，其中jitter的數值是簡單估算出來的，不是實測結果。


第二類jitter是傳輸中產生的jitter。SPDIF或者AES-EBU這種數碼音頻格式沒有使用單獨的時鐘通道來傳遞時鐘信號，而是使用了自同步的雙相位標誌編碼（biphase - mark - code )。時鐘信號混在資料信號中傳遞，接受者（解碼器）必須從資料中恢復出時鐘。由於在傳輸過程中，不同的資料的延遲有所不同，就造成了相當大的jitter。解碼器如果直接使用接收晶片從資料中恢復出的時鐘雖然可以，但是達不到很好的效果。所以有必要進行精確的時鐘恢復（clock recovery）。

第三類jitter是電路中的其他因素導致的jitter。例如射頻/電磁干擾，震動，電源干擾等等。例如，如果資料接收處理和時鐘部分的電源退耦不良，音頻的資料內容就可能會干擾時鐘，形成前文所述的“與音樂信號相關的jitter”。所以音頻設備的遮罩，佈線，電源等方面是非常重要的。時鐘電路的電源必須高度穩定，噪音很小，速度快，儘量不與其他器件混用，才能生成jitter盡可能小的時鐘信號。

第四類jitter，就是介質讀取過程中發生的jitter，主要由CD轉盤或硬碟讀取資料的不穩定性造成。這類jitter也可以視作是一種傳輸jitter，可以通過時鐘恢復進行消除。


Jitter的消除

Jitter的消除是個很複雜的問題。前文所述的第一類jitter由於器件的限制，是無法消除的。第三類jitter可以由周邊電路設計的改進和遮罩來減小和消除。下文只重點描述第二類和第四類jitter的消除。為了方便起見，下文將其統稱為jitter。
對於單體的CD機，傳輸jitter是很小的，但是由於單體CD機在電源，機殼遮罩等方面的限制，可能會造成轉盤部分對DAC部分的干擾。也許是考慮到了這一點，一般廠商的頂級型號還是會採用轉盤＋DAC的模式。
轉盤＋DAC這種組合，可以採用很多的輔助方法來消除jitter，比較常見是使用字時鐘同步（Wordclock）的方法。Wordclock在專業音頻領域應用非常廣泛，主要是解決不同設備之間的同步問題。家用領域中，為數不多的DCS,Esoteric等品牌的轉盤＋解碼器可以支持Wordclock，DAC作為Wordclock發生器，轉盤作為Wordclock接收器。需要注意的是，如果使用DAC之外的外部時鐘發生器產生Wordclock信號來同步DAC和轉盤是一種存在爭議的做法。因為DAC使用來自外部的時鐘，就必然引入這個Wordclock時鐘信號在傳輸，接收中帶來的jitter。如果DAC內部的時鐘已經非常好的話，有可能反而會增加DAC的jitter。其他還有一些類似的方法，總的思想就是將主時鐘源放在DAC，由DAC的時鐘去控制轉盤。這些輔助方法很好，但是並不是一個普遍適用的方法，因為絕大多數的轉盤不支援Wordclock或其他的時鐘輸入，或者消費者不願意使用同一個廠家的轉盤＋解碼器。
那麼DAC如何僅僅通過SPDIF或AES的數碼輸入，來實現精確的時鐘恢復或再造呢？目前我知道比較有代表性的的方法有4種：PLL，ASRC，DDS，FIFO完全隔離。

鎖相環（PLL）方法的是最常用的時鐘恢復方法，無論是普通的類比PLL還是數字PLL，基本原理都是利用一個回饋環和一個可變頻率的振盪器來跟蹤輸入的時鐘，輸出一個更加穩定純淨的時鐘信號。


PLL的VCO一般使用壓控晶振VCXO來實現。PLL的環路，尤其是濾波器設計是關鍵所在，濾波器會濾悉擗J時鐘中的高頻jitter，但是濾波器設計得截至頻率太低又不能有效地鎖定輸入信號。所以很多高級的機器都採用兩個PLL串聯，來獲得更低的jitter。但是PLL本身就會帶來一定的jitter，當設計不良時更甚。所以PLL在消除jitter方面效果是有限的。
ASRC(Asynchronous Sample Rate Converter－非同步採樣頻率轉換器)，通過對輸入的資料重新採樣，實現採樣頻率的轉換（升頻），同時能夠有效地消除輸入時鐘裏的jitter。


ASRC的基本原理就是使用本地時鐘源的參考時鐘輸入，對輸入的信號資料進行重新採樣（resampling），由於採樣所使用的時鐘是低jitter的本地時鐘源，就實現了對外部時鐘的隔離，避免來自外部的jitter影響輸出時鐘。AD和TI目前都生產一些高性能的ASRC晶片。象以低jitter聞名的Bechmark DAC-1就是使用了ASRC技術。
ASRC在時鐘的隔離和jitter消除方面的效果，找不到詳細的多資料。根據AD1896的原理圖顯示，這款ASRC晶片在內有有一個數位PLL，不知道會帶來怎樣的影響。由於非同步重採樣本身的精度是有限的，這就使ASRC帶來一定的失真，所以使用ASRC來消除jitter也是有代價的。現在的ASRC晶片失真指標已經到達了-140db左右，看起來是不錯，不過我沒有嘗試過。
DDS（Direct Digital Synthesis－直接數位頻率合成）。DDS通過完全數位的方法，通過累加器和波形查表的方式，直接生成高度穩定的頻率信號。由DDS技術實現的時鐘發生器示意圖如下：


DDS最大的優點，就是可以實現高穩定性的信號和高度靈活的頻率變化，其輸出波形的jitter接近於參考時鐘源，而頻率變化的刻度可以精確到10的負3次方HZ。AD公司的AD9852 DDS晶片，在40Mhz時鐘輸出時，jitter僅為12ps。
通過DDS技術和先進先出緩衝器FIFO，就可以實現高性能的時鐘恢復。下圖描述了一個基於DDS+FIFO的時鐘恢復方案。


資料首先進入非同步FIFO，通過接收晶片恢復出寫時鐘，然後由DDS生成讀時鐘，從FIFO中讀取。FIFO的指標資訊定期控制DDS的頻率。這種結構可以在很大程度上隔絕內外時鐘的耦合，有效地把DDS頻率控制器作用頻率以上的jitter過濾掉。目前在專業領域，包括ApogeeDigital 的AD16X,DA16X，Bigben等設備使用了基於DDS的時鐘系統，獲得了相當多的好評。
FIFO完全隔離，是我自己想出的方案，目前還不知道有哪個廠商這樣實現產品。FIFO完全隔離的原理很簡單，就是使用大的FIFO(數Mbits),完全隔離外部和內部這兩個時鐘域，內外時鐘沒有任何關聯。用很大的FIFO目的是讓輸入信號首先將FIFO填充到半滿，然後再開始讀取。用大的FIFO容量，來抵消內外時鐘的絕對值差別。對於CD音樂重播，需要延遲1-2秒，不過這並不是什麼大問題。

早前找到的資料:

時間準確度可以分為兩類：長期準確度和短期準確度。長期準確度是指時鐘頻率偏離絕對值的多少，一般用ppm（百萬分之多少）來表示。石英晶體振盪器可以很容易地達到幾十ppm到1個ppm以下的準確度。長期準確度對聲音不會造成可聞的影響。短期準確度也就是抖動（jitter），它是一種時鐘相位瞬態的變化

Jitter的測量一般使用真實時鐘信號抖動的時間來衡量，一般用到的單位是ps（10的負12次方秒）或ns（10的負9次方秒）。測試的指標還可以詳細分為週期抖動（Period jitter）和絕對抖動（Absolute jitter）。

Jitter的影響

Jitter製造出數位音頻信號的失真。一個簡單的固定頻率正弦波jitter（頻率是Fj）會在一個正弦波音頻信號（頻率是Fa）中加入兩個失真信號，其頻率分別是Fa-Fj和 Fa+Fj。下圖描述了一個10khz的音頻信號在一個1khz jitter的作用下，生成了9khz和11khz的失真（邊帶）信號。

如果這個jitter信號的頻譜從1khz到4khz平均分佈，那麼就會造成一個更寬頻譜的失真信號：

上述的單頻和廣譜jitter是與音樂信號無關的。如果jitter與音樂信號相關，就會製造出很多的高次諧波失真。下圖描述了一個2khz的信號，jitter被信號的MSB調製所帶來的高次諧波失真。

Jitter的頻譜是一個非常複雜的問題。同樣大小的jitter，如果頻譜是不同的，則會對聲音帶來不一樣的影響，但是關於這個話題，能找到的資料不是很多。

Jitter的大小

究竟多少Jitter才是我們能接受的呢？在上述的單頻jitter模型中，jitter造成的失真大小為：

Rj=20log((3.1416*J*Fa)/2)

其中J是jitter的大小，單位是秒，Fa是音頻信號的頻率，計算出的Rj就是失真信號的分貝（db）。可以看出，音頻信號的頻率越高，jitter越大，則失真就越大，這就是jitter總會首先影響高頻音質的原因。
例如一個20khz的音頻信號，在1000ps的單頻jitter作用下，失真的大小為：
Rj=20log((3.1416*J*Fa)/2)= 20log((3.1416*1000*10-12*20000)/2)= -90db.
請注意，這只是一個理想的單頻jitter，如果是廣譜的隨機jitter或者與信號相關的jitter，失真還要更嚴重。
CD使用16bits/44.1k的PCM數位音頻格式，1個LSB的解析度是-96db，如果要求在20khz的時候jitter造成的失真不大於一個LSB，那麼jitter造成的失真不能高於-96db，單頻的jitter不能大於500ps。
如果是一個24bits的PCM數字音頻格式，1個LSB的解析度是-144db，如果要求在20khz的時候jitter造成的失真不大於一個LSB，那麼jitter造成的失真不能高於-144db，單頻的jitter不能大於1ps，如果把要求放寬到21bits的解析度，jitter造成的失真不能高於-126db，要求jitter也不能大於7.9ps。這可以說是一個非常高的要求。
至於人耳能對多少ps的jitter有感知，是一個沒有準確答案的問題。我想這應該與不同的人，不同的音樂內容，以及不同的jitter頻譜都有關係吧。

Jitter的產生

Jitter的產生原因比較多，大概可以分為4類。

第一類，時鐘振盪器本身的有jitter。這是石英晶體振盪器所固有的。在石英晶體振盪器技術領域，一般不使用多少個ps的jitter作為其參數，而是使用相位雜訊（phase noise）曲線作為表示方法。相位雜訊描述了振盪器產生的偏離主振盪頻率的雜散頻率能量。相位雜訊可以與jitter之間有一定的換算關係，基本上可以認為它們兩者是等同的。請注意，很多場合提到“某個晶振是多少ppm的”，這個多少ppm只是表徵晶振的長期穩定性，與jitter或相位雜訊無關。但所幸的是，一般來說長期穩定性好的晶振，短期穩定性也會很好，所以通常情況下，ppm數小的晶振，jitter很可能也會比較小。
不同種類的石英晶體振盪器差別很大，這與振盪器所用的晶體品質，振盪電路等有很大關係。通常的鎖相環PLL電路裏用到的壓控振盪器VCXO,jitter值大約在數十ps，溫度補償晶振TCXO，jitter可以達到幾個ps，恒溫晶振OCXO是最理想的頻率源，其jitter甚至可以達到1ps以下。TCXO和OCXO雖然jitter很小，但是振盪頻率基本不可調整（或者調整範圍極小），不能直接用於PLL電路。OCXO的jitter雖然很小，但是價格非常昂貴，尤其是最好的“SC切”晶體。國際知名的C-MAC,Vextron等品牌高級的OCXO就更是貴到難以接受。據我所知，目前只有專業領域的Antelope OCX 時鐘發生器使用了OCXO。
下圖是一個幾種振盪器的比較，其中jitter的數值是簡單估算出來的，不是實測結果。


第二類jitter是傳輸中產生的jitter。SPDIF或者AES-EBU這種數碼音頻格式沒有使用單獨的時鐘通道來傳遞時鐘信號，而是使用了自同步的雙相位標誌編碼（biphase - mark - code )。時鐘信號混在資料信號中傳遞，接受者（解碼器）必須從資料中恢復出時鐘。由於在傳輸過程中，不同的資料的延遲有所不同，就造成了相當大的jitter。解碼器如果直接使用接收晶片從資料中恢復出的時鐘雖然可以，但是達不到很好的效果。所以有必要進行精確的時鐘恢復（clock recovery）。

第三類jitter是電路中的其他因素導致的jitter。例如射頻/電磁干擾，震動，電源干擾等等。例如，如果資料接收處理和時鐘部分的電源退耦不良，音頻的資料內容就可能會干擾時鐘，形成前文所述的“與音樂信號相關的jitter”。所以音頻設備的遮罩，佈線，電源等方面是非常重要的。時鐘電路的電源必須高度穩定，噪音很小，速度快，儘量不與其他器件混用，才能生成jitter盡可能小的時鐘信號。

第四類jitter，就是介質讀取過程中發生的jitter，主要由CD轉盤或硬碟讀取資料的不穩定性造成。這類jitter也可以視作是一種傳輸jitter，可以通過時鐘恢復進行消除。


Jitter的消除

Jitter的消除是個很複雜的問題。前文所述的第一類jitter由於器件的限制，是無法消除的。第三類jitter可以由周邊電路設計的改進和遮罩來減小和消除。下文只重點描述第二類和第四類jitter的消除。為了方便起見，下文將其統稱為jitter。
對於單體的CD機，傳輸jitter是很小的，但是由於單體CD機在電源，機殼遮罩等方面的限制，可能會造成轉盤部分對DAC部分的干擾。也許是考慮到了這一點，一般廠商的頂級型號還是會採用轉盤＋DAC的模式。
轉盤＋DAC這種組合，可以採用很多的輔助方法來消除jitter，比較常見是使用字時鐘同步（Wordclock）的方法。Wordclock在專業音頻領域應用非常廣泛，主要是解決不同設備之間的同步問題。家用領域中，為數不多的DCS,Esoteric等品牌的轉盤＋解碼器可以支持Wordclock，DAC作為Wordclock發生器，轉盤作為Wordclock接收器。需要注意的是，如果使用DAC之外的外部時鐘發生器產生Wordclock信號來同步DAC和轉盤是一種存在爭議的做法。因為DAC使用來自外部的時鐘，就必然引入這個Wordclock時鐘信號在傳輸，接收中帶來的jitter。如果DAC內部的時鐘已經非常好的話，有可能反而會增加DAC的jitter。其他還有一些類似的方法，總的思想就是將主時鐘源放在DAC，由DAC的時鐘去控制轉盤。這些輔助方法很好，但是並不是一個普遍適用的方法，因為絕大多數的轉盤不支援Wordclock或其他的時鐘輸入，或者消費者不願意使用同一個廠家的轉盤＋解碼器。
那麼DAC如何僅僅通過SPDIF或AES的數碼輸入，來實現精確的時鐘恢復或再造呢？目前我知道比較有代表性的的方法有4種：PLL，ASRC，DDS，FIFO完全隔離。

鎖相環（PLL）方法的是最常用的時鐘恢復方法，無論是普通的類比PLL還是數字PLL，基本原理都是利用一個回饋環和一個可變頻率的振盪器來跟蹤輸入的時鐘，輸出一個更加穩定純淨的時鐘信號。


PLL的VCO一般使用壓控晶振VCXO來實現。PLL的環路，尤其是濾波器設計是關鍵所在，濾波器會濾悉擗J時鐘中的高頻jitter，但是濾波器設計得截至頻率太低又不能有效地鎖定輸入信號。所以很多高級的機器都採用兩個PLL串聯，來獲得更低的jitter。但是PLL本身就會帶來一定的jitter，當設計不良時更甚。所以PLL在消除jitter方面效果是有限的。
ASRC(Asynchronous Sample Rate Converter－非同步採樣頻率轉換器)，通過對輸入的資料重新採樣，實現採樣頻率的轉換（升頻），同時能夠有效地消除輸入時鐘裏的jitter。


ASRC的基本原理就是使用本地時鐘源的參考時鐘輸入，對輸入的信號資料進行重新採樣（resampling），由於採樣所使用的時鐘是低jitter的本地時鐘源，就實現了對外部時鐘的隔離，避免來自外部的jitter影響輸出時鐘。AD和TI目前都生產一些高性能的ASRC晶片。象以低jitter聞名的Bechmark DAC-1就是使用了ASRC技術。
ASRC在時鐘的隔離和jitter消除方面的效果，找不到詳細的多資料。根據AD1896的原理圖顯示，這款ASRC晶片在內有有一個數位PLL，不知道會帶來怎樣的影響。由於非同步重採樣本身的精度是有限的，這就使ASRC帶來一定的失真，所以使用ASRC來消除jitter也是有代價的。現在的ASRC晶片失真指標已經到達了-140db左右，看起來是不錯，不過我沒有嘗試過。
DDS（Direct Digital Synthesis－直接數位頻率合成）。DDS通過完全數位的方法，通過累加器和波形查表的方式，直接生成高度穩定的頻率信號。由DDS技術實現的時鐘發生器示意圖如下：


DDS最大的優點，就是可以實現高穩定性的信號和高度靈活的頻率變化，其輸出波形的jitter接近於參考時鐘源，而頻率變化的刻度可以精確到10的負3次方HZ。AD公司的AD9852 DDS晶片，在40Mhz時鐘輸出時，jitter僅為12ps。
通過DDS技術和先進先出緩衝器FIFO，就可以實現高性能的時鐘恢復。下圖描述了一個基於DDS+FIFO的時鐘恢復方案。


資料首先進入非同步FIFO，通過接收晶片恢復出寫時鐘，然後由DDS生成讀時鐘，從FIFO中讀取。FIFO的指標資訊定期控制DDS的頻率。這種結構可以在很大程度上隔絕內外時鐘的耦合，有效地把DDS頻率控制器作用頻率以上的jitter過濾掉。目前在專業領域，包括ApogeeDigital 的AD16X,DA16X，Bigben等設備使用了基於DDS的時鐘系統，獲得了相當多的好評。
FIFO完全隔離，是我自己想出的方案，目前還不知道有哪個廠商這樣實現產品。FIFO完全隔離的原理很簡單，就是使用大的FIFO(數Mbits),完全隔離外部和內部這兩個時鐘域，內外時鐘沒有任何關聯。用很大的FIFO目的是讓輸入信號首先將FIFO填充到半滿，然後再開始讀取。用大的FIFO容量，來抵消內外時鐘的絕對值差別。對於CD音樂重播，需要延遲1-2秒，不過這並不是什麼大問題。

Brush 兄
當年我衹摩了IEC插座,方形100V牛轉220R-Core牛同opamp JRC 4560轉TI OPA2604

可能MODI又摩左D好野入去,聽到你咁興奮,有時間我都要跟佢學下野

CDPRO2比它更正?你聽過味?
吾緊要,遲D"有机會"開CD摩机班你來聽下啦

我砌果部加左自己果份192/24入去,無用到analog out

所以真係要比較,要揾—台沒有升頻的DAC才公平, Hififever 上面有一台吧
有問題隨時找我
KK字

我自己果部係100V版,未摩未改,等你摩完用作AB比較
之後我會親自下廚,再攞上你家同你部砌下,好吾好

吾好叫我改你部机,我正職工作超忙,吾可能落實時間,請見諒

MODI應該可滿足你要求

最後贈你—句

真的假不了,假的摩坏了

我的遺作共有三部(己完成)
CDPRO PLUS
DAC 1955 PLUS
600W CLASS D

KK

溫馨提示,此机光頭己很難找,不值在花錢揾D好然貴的零件
此机光頭型號是OPTIMA 6

你可在網上找找,如果你很喜歡它的表現
我有十只存貨,絕路才找我吧.

剛睇過,大陸還有,約一舊水,自己揾揾,好易揾,上我堂教你換
放心摩吧, 叫modi 幫你換哂全机Jensen, Blackgate 電容,終極無敵

KK SIR

遲D開CD摩机班,一人會跟一個,除非你吾上摩机班啦

初步計劃光頭如下:

DENON DVD5000
SONY CDP-X3000
VICTOR XL-Z1050 /XL-V1
DENON DCD-2560

Brush 兄
原來真係我失憶,相信你己看過真身了

如果你要聲音更上一層樓,你荷包要留力上DAC 升級

KK

四年前改的,生平約摩改過七十零部CD机,其中SONY SCD-1 共摩過八部,五部係上門改的,一上就兩日

絕對不是, 摩時先用風槍吹出,再焊上OS-Con

你要吾要升頻板?

用耐壓10V便可,有些更可用6.3V

換哂㷛一百小時,簡直是二部机,記住用風槍吹出來

你如果不幸玩死左粒SAA7324 揾我,大把貨在手

Andy,

1. Real OS-CON + 風槍 package, use hififever office 2 hour. (only carry Pro2 unit is OK)
2. SRC module (with all SMD IC, OSCON, LDO) +  ONE TCXO (22.5792MHz for 176.4KHz/88.2KHz, 24.576MHz for 192KHz / 96KHz)

Admin will send the PM to you at next monday.

CDPRO2 SERVO board photo

19 pcs 47uF / 10V or above OSCON capacitor need.

Sanyo OS-CON datasheet (Full datasheet), 10MB size
http://www.edc.sanyo.com/pdf/e_oscon.pdf